This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

11-195814

(43) Date of publication of application: 21.07.1999

(51)Int.CI.

H01L 33/00 H01L 21/203

H01L 21/205

(21) Application number: 10-287485

(71) Applicant: TOYODA GOSEI CO LTD

(22)Date of filing:

09.10.1998

(72)Inventor: NOIRI SHIZUYO

SHIBATA NAOKI

ITO JUN

SENDAI TOSHIAKI

(30)Priority

Priority number: 09293463

Priority date: 10.10.1997

Priority country: JP

09293465

10.10.1997


JP

(54) GAN-BASED SEMICONDUCTOR ELEMENT

(57) Abstract:

PROBLEM TO BE SOLVED: To prevent cracks from entering a GaN-based semiconductor layer by piling up a semiconductor substrate layer having a (c) plane as main plane, a metal oxide layer, a Ti layer, and a GaN-based semiconductor layer successively.

SOLUTION: A film is formed on a (c) plane of a semiconductor layer while giving an orientation to a metallic layer. For example, an Al layer 2 is formed on the (111) plane of an Si substrate layer 1 through vapor deposition. After the Al layer 2 is exposed in the air, it is heated in an oxygen atmosphere to oxidize its surface and form an AlOX layer 3. Then a Ti layer 4 is formed by vapor deposition in the same manner. Further a GaN layer 6 is formed by MOCVD method while a buffer layer 5 is interposed in between. The Ti layer 4 has a preferable crystal structure to grow a GaN-based semiconductor thereon. Furthermore, it also has a physical property suitable for buffering an inner stress due to the difference in thermal expansion coefficient between the Si substrate and the GaN-based semiconductor layer.



LEGAL STATUS

[Date of request for examination]

29.10.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-195814

(43)公開日 平成11年(1999)7月21日

(51) Int.Cl. ⁸		證別記号	FΙ		
H01L	33/00		H01L	33/00	. C
	21/203			21/203	\mathbf{M}
	21/205			21/205	

審査請求 未請求 請求項の数 6 OL (全 29 頁)

		田田州八	
(21)出願番号	特願平10-287485	(71) 出願人	000241463
			豊田合成株式会社
(22)出顧日	平成10年(1998)10月9日		愛知県西春日井郡春日町大字落合字長畑1
			番地
(31)優先権主張番号	特願平9-293463	(72)発明者	野杁 静代
(32) 優先日	平 9 (1997)10月10日		愛知県西春日井郡春日町大字落合字長畑1
(33)優先権主張国	日本 (JP)		番地 豊田合成株式会社内
(31) 優先権主張番号	特願平9-293465	(72)発明者	柴田 直樹
(32) 優先日	平 9 (1997)10月10日		愛知県西春日井郡春日町大字落合字長畑1
(33)優先権主張国	日本(JP)		番地 豊田合成株式会社内
		(74)代理人	弁理士 小西 富雅
			島牧育に始く


最終頁に続く

(54) 【発明の名称】 GaN系の半導体素子

(57)【要約】

【目的】 Si基板などの半導体基板上に形成されたGaN系の半導体層にクラックが入らないようにする。

【構成】 半導体基板のc面とGaN系の半導体層との間に酸化A1層(若しくは酸化A1層/A1層)及びTi層を設ける。



【特許請求の範囲】

【請求項1】 c面を主面とする半導体基板層と、 金属酸化層と、

Ti層と、

GaN系の半導体層と、が順次積層されている半導体素子。

【請求項2】 前記基板層と前記金属酸化層との間に該金属酸化層の構成要素である金属の層が備えられている。ことを特徴とする請求項1に記載の半導体素子。

【請求項3】 前記金属酸化層は前記金属層の表面を酸化して得られたものである、ことを特徴とする請求項2に記載の半導体素子。

【請求項4】 前記酸化金属は酸化A1、酸化Ag又は酸化Tiである、ことを特徴とする請求項1~3のいずれかに記載の半導体素子。

【請求項5】 前記酸化金属は酸化A1である、ことを特徴とする請求項1に記載の半導体素子。

【請求項6】 前記酸化金属は酸化A1であり、前記金属層はA1層である、ことを特徴とする請求項2に記載の半導体素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明はGaN系の半導体素子に関する。

[0002]

【従来の技術】GaN系の半導体は例えば青色発光素子として利用できることが知られている。かかる発光素子では、基板として一般的にサファイアが用いられる。 【0003】

【発明が解決しようとする課題】このサファイア製の基板において解決すべき課題の一つとして次のものがある。即ちサファイア基板は透明であるため、本来素子の上面から取り出したい発光素子の光が素子下面のサファイア基板を透過してしまう。そのため、発光素子で発光させた光が有効に利用できない。・

【〇〇〇4】サファイア基板はまた高価である。更には、サファイア基板は絶縁体であるため同一面側に電極を形成する必要があり、半導体層の一部をエッチングしなければならず、それに応じてボンディングの工程も2倍となる。また、同一面側にn、p両電極を形成するため、素子サイズの小型化にも制限があった、加えて、チャージアップの問題もあった。

【0005】また、サファイア基板の代わりにSi(シリコン)基板の使用が考えられるが、本発明者の検討によれば、Si基板の上にGaN系の半導体層を成長させることは非常に困難であった。その原因の一つとして、SiとGaN系の半導体の熱膨張率の差がある。Siの線膨張係数が4.7 X 10-6/Kであるのに対しGaNの線膨張係数は5.59 X 10-6/Kであり、前者が後者より小さい。従って、GaN系の半導体

層を成長させる際に加熱をすると、Si基板が伸長され GaN系の半導体層側が圧縮するように素子が変形す る。このとき、GaN系の半導体層内に引っ張り応力が 生じ、その結果クラックの発生するおそれがある。ま た、クラックが生じないまでも格子に歪みが生じる。従 って、GaN系の半導体素子がその本来の機能を発揮で きなくなる。

【0006】この発明はこのような課題に鑑みて、新規な構成のGaN系の半導体素子を提供することを目的とする。この発明の他の目的はGaN系の半導体素子の中間体となる新規な構成の積層体を提供することにある。【0007】

【課題を解決するための手段】そこで、本発明者らはGaN系の半導体層を成長させるのに適した新規な基板を見いだすべく鋭意検討した。その結果、特願平9-293465号(出願人整理番号970152/代理人整理番号P0060)において、以下の事項に想到し、これを開示した。即ち、基板の上にGaN系の半導体をヘテロエピタキシャル成長させるには、基板は下記の要件の一切のうちの少なくとも2つを満足する必要があると考るに至った。

- ① GaN系の半導体と基板との密着性が良好なこと
- ② GaN系の半導体の熱膨張係数と基板の熱膨張係数とが近いこと
- ③ 基板の弾性率が低いこと
- ④ 基板の結晶構造がGaN系の半導体と同じであること
- ⑤ | 基板の格子定数 GaN系の半導体の格子定数 | / GaN系の半導体の格子定数 ≤ 0.05である (即ち、基板の格子定数とGaN系の半導体層の格子定数との差が±5%以下である)こと、

勿論、好ましくは上記の要件のうちの少なくとも3つ、 更に好ましくは上記要件のうち少なくとも4つ、そし て、最も好ましくは、5つの要件の全てを満足する。

【0008】このような条件を満足する材料として、既述の先の出願特願平9-293465号ではいくつかの金属材料に注目している。その中の一つとしてTiが開示されている。また、当該先の出願によれば基板は少なくともその表面、即ちGaN系の半導体層に接する面において上記の要件を満足しておればよい。従って、基板の基体部分を任意の材料で形成して基板の表面部分を上記の要件を満足する材料で形成して基板の表面部分を上記の要件を満足する材料で形成することもできる。サファイア基板の場合と同様に、半導体層と基板との間にAINやGaNのようなAlaInbGal-a-bN(a=0、b=0、a=b=0を含む)からなるバッファ層を介在させることができる。

【0009】一方、特願平9-293463号(出願人整理番号970136/代理人整理番号P0057)によれば、Si基板とGaN系の半導体層との間に応力緩衝用の為のバッファ層が介在される構成の半導体素子が

開示されている。この応力緩衝用バッファ層を構成する 材料として当該先の出願特願平9-293465号では いくつかの金属材料に注目しているが、その中の一つと してTiが開示されている。即ち、Si基板上にTi層 が形成され、その上にGaN系の半導体層が形成される 構成の半導体素子が開示されている。

【0010】この発明は、上記2つの先の出願で開示した事項に基づいてなされた。そしてそれを更に改良及び発展させたものである。即ち、c面を主面とする半導体基板層と、酸化金属層と、Ti層と、GaN系の半導体層と、が順次積層されている半導体素子。

【0011】このように構成された半導体素子によれば、Si等の半導体基板層の熱膨張係数とGaN系の半導体層の熱膨張係数との差に起因する内部応力がTi層で緩衝されるので、GaN系の半導体層にクラックの入ることが防止される。更に、このように構成された半導体素子によれば、GaN系の半導体層が発光素子構造を採る場合、このTi層自体が反射層の役目をする。従って、素子で発光された光を有効に利用できる。よって、透明なサファイア基板を用いた発光素子若しくは受光素子で必要とされていた別個の反射層の形成が不要となる。また、GaAsのように光を吸収する材料で基板を形成した場合における当該基板の除去作業が不要になる。

【 O O 1 2 】以下、本発明の要素について更に詳細に説明する。

(基板層について)基板層はc面を主面とした半導体からなる。ここに主面とは、以下に説明する各層を成長させる面をいう。半導体には、Si、GaAs、GaPなどを採用できる、半導体基板は導電性を有し、その結果半導体素子の両面に電極を形成することができ、アースを取ることによりチャージアップの問題も容易に解決される。また、サファイア基板に比べて半導体基板は安価に入手できる。実施例では、基板層として、(111)面を主面とするSi製の基板層を用いた。

【0013】(酸化金属層/金属層について)半導体基板層のc面上に金属の層を配向を持たせて成膜させる。ここで金属層が数100A以下の薄い層であれば、基板の方位の影響を受けて成膜できる。例えば、Si(111)面上に成膜させるとX線回折パターンより金属の(111)面の配向が確認できる。この金属層を酸化すると、当該酸化条件の如何によって、その一部が酸化されて表面側が酸化金属層となり基板層側は金属の状態を維持すると考えられる。酸化金属層の形成方法は上記に限定されるものではない。例えばスパッタリングにより当該酸化A1層を形成することも可能である。

【0014】かかる金属として、A1(アルミニウム)、Ag(銀)又はTi(チタン)があげられる。金属としてA1を選択した場合、酸化A1層はサファイアと同じか或いはそれに近い組成となる。Tiと酸化A1

は近い表面エネルギーを持つ。従って、両者の濡れ性が向上し、もって、Tiのエピタキシャル成長が容易に行えることとなる。

【0015】酸化金属は絶縁体の場合がある。このとき、基板層を半導体層として既述のように当該基板層に直接電極を形成し、またチャージアップの問題を解決する見地から、この酸化金属層はトンネル効果によりその厚さ方向に導電性の確保される厚さとする。

【0016】本願発明者らの検討によれば、金属層としてA1層を選択した場合、基板層の上に形成されるA1層の厚さは50~800Åとすることが好ましい。更に好ましくは750~200Åであり、ほぼ100Åにすることが更に更に好ましい。以上、図8を参照されたい。

【OO17】基板層の上に形成されたA1層はこれを酸 化の前後の少なくとも一方、若しくは酸化と同時に熱処 理することが好ましい。熱処理の条件は300~600 ℃とすることが好ましい。更に好ましくは400~60 0℃であり、更に更に好ましくはほぼ500℃である。 以上、図11、12を参照されたい。図12より、加熱 雰囲気条件の如何にかかわらず、酸化A1の結晶構造が 向上することがわかる。また、Tiの結晶性を考慮する と、図11より、一度大気暴露したA1層を加熱すると きの雰囲気は、酸素雰囲気若しくは真空雰囲気とするこ とが好ましいことがわかる。特に、酸素雰囲気とするこ とが好ましい。酸化A1層を熱処理することにより、酸 化AI層の結晶性が向上し、その結果Ti層の結晶性が 向上すると考えられる。このTi層は半導体素子の機能 を発揮するGaN系の半導体層の下地層となるので、T i 層の結晶構造の如何が半導体素子の性能を向上する上 で重要な要素となる。

【0018】このようにして酸化A1層を形成することにより、その上にc軸配向したTiの単結晶を成長させることが容易になる。なお、Si製の基板の上に直接Ti層を形成することも可能である。しかしその場合、Ti層の上に更に所望の機能を有するGaN系の半導体層を成長させることに鑑みると、Ti層に好ましい結晶性を得るにはその成長条件の制御が困難である。

【0019】(Ti層について)Ti層は先の出願で開示したように、GaN系の半導体をその上に成長させるのに好ましい結晶構造を有する。それとともに、Si基板とGaN系の半導体層の熱膨張率の差に起因する内部応力を緩衝するのに好適な物理特性を有する。従って、このような結晶構造や物理特性が維持されている条件の下で、TiをTi合金に代えることができる。ここで、結晶構造が維持されているということは六方晶のc面(0001)面と立方晶のc面(111)面は同等であると考えられる。

【0020】Ti層は、酸化AI層の上にエピタキシャル成長される。成長の方法は特に限定されないが、プラ

ズマCVD、熱CVD、光CVD等のCVD(Chemical Vapour Deposition)、スパッタ、蒸着等の(Physical Vapour Deposition)等の方法を利用できる。Ti層の膜厚は1000~15000Åとすることが好ましい。更に好ましくは2000~10000Åである。

【0021】(GaN系の半導体層について)ここにGaN系の半導体とはIII族窒化物半導体であって、一般的には $AI_XGa_YIn_{1-X-Y}N$ ($0\leq X\leq 1$ 、 $0\leq Y\leq 1$ 、 $0\leq X+Y\leq 1$)で表される。また、任意のドーパントを含むものであっても良い。GaN系の半導体層の形成方法は特に限定されないが、例えば、周知の有機金属化合物気相成長法(以下、「MOCVD法」という。)により形成される。また、周知の分子線結晶成長法(MBE法)によっても形成することができる。

【0022】発光素子及び受光素子では、周知のように、発光層が異なる導電型のGaN系の半導体層(クラッド層)で挟まれる構成であり、発光層には超格子構造やダブルヘテロ構造等が採用される。FET構造に代表される電子デバイスをGaN系の半導体で形成することもできる。このように、第2の層の上に形成されるGaN系の半導体層は複数の層が相互に作用して所望の機能を奏するものとなる。

【0024】(実験例の説明)Siの(111)面上に 100ÅのA1を蒸着し、それを大気暴露した後、真空 の環境下で500℃、5分間の熱処理を施す。その後、 Tiを蒸着し3000ÅのTi層を形成し、実験例1の サンプルとした。図1は、当該Ti層のφ(PHI)ス キャンの結果である。φ(PHI)スキャンでは、サン プルを360度回転させたときに六方晶の(1 0 1-2) 面又は(1 1 2- 2) 面に対応する6つのピーク が得られる。このようにø(PHI)スキャンで6本の ピークが観測されたTi層は単結晶又は単結晶に近いと 考えられる。ø(PHI)スキャンについてはJournal of Electronic Materials, Vol. 25, No. 11, pp. 1740 -1747, 1996を参照されたい。この実験例のφ (P H I)スキャンはフィリップス社製の4軸型単結晶回折計 (製品名: X-pert) により行った(以下の $2\theta - \omega$ スキ ャンも同じ。)

[0025]図2は、上記図1のサンプルにおいて、Siの(100)面を基板層の主面として得られた(他の

条件は同じ)比較例1のø(PHI)スキャンの結果である。図1と図2の結果から、基板の主面はc面とすることが好ましいことがわかる。

【0026】図3は下記条件の下で得られた実験例2の φ (PHI) スキャンの結果である。

基板層 : Si(111)面

A1層: 100Å酸化方法: 大気暴露

熱処理温度 : 熱処理なし

熱処理の環境 :

Ti層: 3000Å

同じく図4は下記条件の下で得られた比較例2のφ(PHI)スキャンの結果である。なお、この比較例2では、実験例2において大気暴露が省略されており、AI層の蒸着に引き続いて、同じ反応容器内で、Ti層を蒸着した。

基板層 : Si(111)面

A1層: 100Å酸化方法: 大気暴露なし熱処理温度: 熱処理なし

熱処理の環境 :

Ti層 : 3000Å

【0027】図3及び図4の結果から、六方晶Ti層を得るには、A1層の酸化が必要であることがわかる。

【0028】図5、図6及び図7はそれぞれ下記条件で 得られた実験例3、4、5のφ(PHI)スキャンの結 果である。

基板層 : Si(111)面

AI層: 100Å(図5)、200Å(図6)、1000Å(図7)

酸化方法 : 大気暴露

熱処理温度 : 熱処理なし

熱処理の環境 :

Ti層: 3000Å

【0029】図8はA1層の膜厚とゆ(PHI)スキャンで得られた6本のピークの平均強度との関係を示す。 縦軸の強度が大きいほど結晶性が良いと考えられる。図 8の結果から、A1層の厚さは50~800Åとすることが好ましい。更に好ましくは75~200Åであり、更に更に好ましくは8100Åとする。

【0030】図9は下記の条件の下で得られた実験例6 のφ(PHI)スキャンの結果である。

基板層 : Si(111)面

 A I 層
 : 100 Å

 酸化方法
 : 大気暴露

熱処理温度 : 500℃(5分)

熱処理の環境 : 酸素雰囲気

Ti層: 3000Å

同じく図10は当該実験例6の $2\theta-\omega$ スキャンの結果を示す。

【0031】図11は熱処理条件(温度及び環境)を変 化させたときのø (PHI) スキャンの結果のグラフの 6本のピークの強度平均と温度との関係を示す。図11 において、窒素及び酸素は常圧、真空は10-6 Tor rである。図11の結果から、A1層の熱処理温度は3 00~600℃とすることが好ましいことがわかる。更 に好ましくは400~600℃であり、更に更に好まし くはほぼ500℃である。熱処理の環境は窒素等の不活 性ガス雰囲気とするよりも、酸素雰囲気若しくは真空雰 囲気とすることが好ましいことがわかる。更に好ましく は酸素雰囲気である。

. .

【0032】図12は上記図11の結果を得た各サンプ ルにおいて、酸化A1層(酸化A1/A1層)の(11 1)面を示す38°付近の2 $\theta-\omega$ スキャンのピーク強 度と熱処理条件(温度及び環境)との関係を示す。図1 3は実験例6の酸化A1層(酸化A1/A1層)28ωスキャンの結果である。図12の結果から、上記で規 定した熱処理温度範囲において、酸化Alの結晶性が向 上していることがわかる。

【0033】図14はSiの(111)面にAlを蒸着 させたとき (熱処理なし) のA1層の 2θ - ω スキャン の結果を示す。図13との比較において、A1の(11 1) 面を示す38°付近のピークが小さいことがわか る。つまり、熱処理によりAl層のc軸配向性が向上す ることがわかる。

【0034】図15に実験例7の構成を示す。実験例7 のサンプルはSi基板層1の(111)面上に100Å の厚さのA1層2を蒸着により形成する。このA1層2 を大気暴露した後、酸素雰囲気中で500℃、5分加熱 して、その表面を酸化する(AIOx層3の形成)。そ して、3000ÅのTi層4を同じく蒸着により形成す る。そして、Ti層4の上にバッファ層5を介してGa N層6をMOC V D法により形成する。より具体的に は、Ti層4までが形成された基板をMOCVD装置の 成長室にセットし、2×10-4 Torr以下まで真空 引きする。次に、当該真空度を維持したまま基板を50 0℃まで加熱し、5分間維持する。次に、基板の温度を 350℃まで下げてから水素ガスを流し、温度が安定し た後に原料ガスを流入してAIGaNを成長させる。こ (第1実施例)この実施例は発光ダイオード10であ のAIGaNバッファ層5の厚さは150Åとした。そり、その構成を図22に示す。 して、基板の温度を1000℃まで昇温する。1000 【0039】各層のスペックは次の通りである。

℃で安定したところで原料ガスを流入させGaN層6を 成長させる。GaN層6の厚さは1μmとした。

【0035】このようにして得られたサンプルのGaN 結晶のφ(PHI)スキャンの結果を図16に示す。同 じく $2\theta - \omega$ スキャンの結果を図17に示す。図16に おいて、60°間隔で6本のピークが確認できる。図1 7において、Si (111)面、(333)面及びGa N(0002)面、(0004)面が確認できる。以上 より、GaN層6のGaN結晶はエピタキシャル成長し ていることが確認できる。

【0036】図18は、実験例8のサンプルを示す。図 18のサンプルは、実験例7のサンプル(図15参照) のおいて、A1層2をAg(銀)層2aに置き換えたも のであり、各層の厚さ及び形成方法などは実施例7のサ ンプルと同様である。従って、説明の都合上、図18に おいて図15と同一の要素には同一の符号を付してあ る。Ag層2aの表面は酸化されて酸化Ag層3aとな っていると考えられる。このようにして得られたサンプ ルのGaN結晶のφ(PHI)スキャンの結果を図19 に示す。図19において、Tiの(101-2)面及び (112-2)面についての、60°間隔で6本のピーク が確認できる。これより、GaN層6のGaN結晶はエ ピタキシャル成長していることが確認できる。

【0037】図20は、実験例9のサンプルを示す。図 20のサンプルは、実験例7のサンプル(図15参照) のおいて、A1層2をTi(チタン)層2bに置き換え たものであり、各層の厚さ及び形成方法などは実施例7 のサンプルと同様である。従って、説明の都合上、図2 0において図15と同一の要素には同一の符号を付して ある。Ti層2bの表面は酸化されて酸化Ti層3bと なっている。このようにして得られたサンプルのGaN 結晶のφ (PHI) スキャンの結果を図21に示す。図 21において、Tiの(101-2)面及び(112-2) 面についての、60°間隔で6本のピークが確認でき る。これより、GaN層6のGaN結晶はエピタキシャ ル成長していることが確認できる。

[0038]

【実施例】次に、この発明の実施例について説明する。

: 組成:ドーパント (膜厚) 層 pクラッド層 18 : p-GaN:Mg (0.3μm)

: 超格子構造 発光層 17

> (35Å) 量子井戸層 : Ino. 15 Gao. 85 N (35Å) バリア層: GaN

量子井戸層とバリア層の繰り返し数:1~10

nクラッド層 16 : n-GaN:Si (4μm) バッファ層 15 : Alo. g Gao. 1 N (150人) Ti層 14 : Ti単結晶 (3000 Å)

 酸化AI
 13
 : AIOx
 (~数10Å以下)

 AI層
 12
 : AI
 (100Å)

 基板
 11
 : Si(111)
 (300μm)

【0040】nクラッド層16は発光層17側の低電子 濃度n- 層とバッファ層15側の高電子濃度n+ 層とからなる2層構造とすることができる。発光層17は超格子構造のものに限定されず、シングルへテロ型、ダブルへテロ型及びホモ接合型のものなどを用いることができる。発光層17とpクラッド層18との間にマグネシウム等のアクセプタをドープしたバンドギャップの広いA1 $_{x}$ In $_{y}$ Ga $_{1-x-y}$ N(x=0,y=0,x=y=0を含む)層を介在させることができる。これは発光層17中に注入された電子がpクラッド層18に拡散するのを防止するためである。pクラッド層18を発光層17側の低ホール濃度p- 層と電極側の高ホール濃度p+ 層とからなる2層構造とすることができる。

【0041】このように構成された実施例の半導体素子では、先の出願である特願平9-293463号に記載の通りTi層が応力緩衝用のバッファ層となるので、Si基板とGaN系の半導体層との熱膨張率の差に起因するクラックはGaN系の半導体層に殆ど入らなくなる。【0042】実施例の発光ダイオード10は図15に示したサンプルと同様にして形成される。なお、Ti層より上の発光体構造は周知の構成であり、従って、その形成方法も周知の方法が採用できる。

【0043】以下、詳述する。Si(1111)面に形成されるAl層は汎用的な蒸着方法によりエピタキシャル成長される。その後、基板を空気暴露してAl層の一部を酸化する。そして、500℃、5分の熱処理を酸素雰囲気下で施す。なお、この時点でAl層はその表面が酸化Al(AlOx)になっている考えられるが、この出願時点で、Al層の内のどの程度が酸化されているかの確認は取れていない。

【0044】Ti層はこれが酸化されることを防止するため、次のようにして形成する。チャンバ内へ基板をセットし、工業的に汎用される真空ポンプで3×10-5 Torrまで真空引きしその後窒素ガスでチャンバ内を充満する。この作業を3回繰り返す。これは、チャンバ内の酸素を減らしTiが酸化されるのを未然に防止するためである。従って、チャンバ内の酸素を充分に排出できれば他の方法を採ることも可能である。なお、本発明

者らの検討によれば、現在工業的に汎用される蒸着装置に付設の真空装置の能力では真空度に限度(通常:~10-7 Torr)があるので、かかる窒素パージを繰り返すことが不可欠であった。勿論、窒素ガスの代わりに他の不活性ガスを用いることができる。次に、窒素ガスを拡散ポンプで8×10-7 Torrまで真空引きする。

【0045】かかる前処理の終了後、当該基板をランプ ヒータで所定の温度(150℃)に加熱するとともに、 Tiのバルクに電子ビームを照射してこれを融解し、酸 化A1層に単結晶Ti層を蒸着させる。蒸着のレートは 10Å/sである。そして、膜厚が3000Åになった 時点で蒸着を終了させる。

【0046】次に、MOCVD装置のチャンバ内へ基板をセットし、2×10-4 Torr以下に真空引きする。その後、チャンバ内を600℃まで昇温して5分間維持し、もって当該基板をクリーニングする。その後、350℃の成長温度でAlGaN製のバッファ層15を成長させ、更に温度を1000℃まで昇温してnクラッド層16以降を常法に従い形成する。この成長法においては、アンモニアガスとIII族元素のアルキル化合物ガス、例えばトリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)やトリメチルインジウム(TMI)とを適当な温度に加熱された基板上に供給して熱分解反応させ、もって所望の結晶を基板の上に成長させる。

【0047】透光性電極19は金を含む薄膜であり、p クラッド層18の上面の実質的な全面を覆って積層される。p電極20も金を含む材料で構成されており、蒸着により透光性電極19の上に形成される。なお、Si基板層11がn電極となる。そしてその所望の位置にワイヤーがボンディングされる。

【0048】(第2実施例)図23にこの発明の第2の実施例の半導体素子を示す。この実施例の半導体素子は発光ダイオード20である。なお、図22と同一の要素には同一の符号を付してその説明を省略する。各層のスペックは次の通りである。

層 : 組成:ドーパント (膜厚)nクラッド層 28 : n-GaN:Si (0.3μm)

発光層 17 : 超格子構造

量子井戸層 : In_{0.15}Ga_{0.85}N (35Å)

バリア層 : GaN (35Å)

量子井戸層とバリア層の繰り返し数:1~10

pクラッド層 26 : p-GaN:Mg (4 μ m)

 バッファ層 15
 : Alo. 9 Gao. 1 N (150Å)

 Ti層 14
 : Ti単結晶 (3000Å)

A1層 12 基板 11

. . .

酸化A 1 13 . $\cdot : AlOx$ (~10 Å以下) : A l (100Å) Si (111) $(300 \mu m)$ 載の積層体。

【0049】図23に示すように、バッファ層15の上 にpクラッド層26、発光層17及びnクラッド層28 を順に成長させて発光ダイオード20が構成される。こ の素子20の場合、抵抗値の低いnクラッド層28が最 上面となるのでここの透光性電極(図21の符号19参 照)を省略することが可能となる。図の符号30はn電 極である。Si基板11はそのままp電極として利用で きる。第2の実施例の素子においても、Ti層14の存 在により、GaN系の半導体層26、17、28にクラ ックが発生しなくなる。

【0050】なお、本発明が適用される素子は上記の発 光ダイオードに限定されるものではなく、受光ダイオー ド、レーザダイオード等の光素子の他、FET構造の電 子デバイスにも適用できる。また、これらの素子の中間 体としての積層体にも本発明は適用されるものである。

【0051】この発明は上記発明の実施の形態及び実施 例の記載に何ら限定されるものではなく、特許請求の範 囲を逸脱しない範囲で当業者が想到し得る種々の変形態 様を包含する。

【0052】以下、次の事項を開示する。

- (7) 前記酸化A1層は前記A1層の表面を300~ 600℃の環境下で酸化して得られたものである、こと を特徴とする請求項6に記載の半導体素子。
- (8) 前記酸化A1層の厚さが50~800Åであ る、ことを特徴とする請求項5に記載の半導体素子。
- (9) 前記酸化A1層の厚さが75~200Åであ る、ことを特徴とする請求項5に記載の半導体素子。
- (10) 前記酸化A1層及び前記A1層の合計の厚さ が50~800Aである、ことを特徴とする請求項6又 は(7)に記載の半導体素子。
- (11) 前記酸化AI層及び前記AI層の合計の厚さ が70~200点である、ことを特徴とする請求項6又 は(7)に記載の半導体素子。
- (12) 前記基板層はその(111)面を主面とする Si製である、ことを特徴とする請求項1~6及び (7)~(11)のいずれかに記載の半導体素子。
- (13) 前記半導体素子は発光素子、受光素子又は電 子デバイス素子である、ことを特徴とする請求項1~6

及び(7)~(12)のいずれかに記載の半導体素子。 【0053】(14) c面を主面とする半導体基板層 と、金属酸化層と、Ti層と、GaN系の半導体層と、 が順次積層されている積層体。

- (15) 前記基板層と前記金属酸化層との間に該金属 酸化層の構成要素である金属の層が備えられている、こ とを特徴とする(14)に記載の積層体。
- (16) 前記金属酸化層は前記金属層の表面を酸化し て得られたものである、ことを特徴とする(15)に記

(17) 前記酸化金属は酸化AI、酸化Ag又は酸化 Tiである、ことを特徴とする(14)~(16)のい ずれかに記載の積層体。

(18) 前記酸化金属は酸化Alである、ことを特徴 とする(14)に記載の積層体。

- (19) 前記酸化金属は酸化A1であり、前記金属層 はAl層である、ことを特徴とする(15)に記載の積 層体。
- 前記酸化AI層は前記AI層の表面を300 (20) ~600℃の環境下で酸化して得られたものである、こ とを特徴とする(19)に記載の積層体。
- (21) 前記酸化A1層の厚さが50~800Åであ る、ことを特徴とする(18)に記載の積層体。
- (22) 前記酸化A 1 層の厚さが75~200Åであ る、ことを特徴とする(18)に記載の積層体。
- (23) 前記酸化AI層及び前記AI層の合計の厚さ が50~800Åである、ことを特徴とする(19)又 は(20)に記載の積層体。
- (24) 前記酸化A1層及び前記A1層の合計の厚さ が70~200Åである、ことを特徴とする(19)又 は(20)に記載の積層体。
- (25) 前記基板層はその(111)面を主面とする Si製である、ことを特徴とする(14)~(24)の いずれかに記載の積層体。
- 【0054】(26) c面を主面とする半導体基板層 と、金属酸化層と、Ti層と、が順次積層されている積 層体。
- (27) 前記基板層と前記金属酸化層との間に該金属 酸化層の構成要素である金属の層が備えられている、こ とを特徴とする(26)に記載の積層体。
- (28) 前記金属酸化層は前記金属層の表面を酸化し て得られたものである、ことを特徴とする(27)に記 載の積層体。
- (29) 前記酸化金属は酸化A1、酸化Ag又は酸化 Tiである、ことを特徴とする(26)~(27)のい ずれかに記載の積層体。
- (30) 前記酸化金属は酸化AIである、ことを特徴 とする(26)に記載の積層体。
- (31) 前記酸化金属は酸化AIであり、前記金属層 はAI層である、ことを特徴とする(27)に記載の積 層体。
- (32) 前記酸化A 1 層は前記A 1 層の表面を300 ~600℃の環境下で酸化して得られたものである、こ とを特徴とする(31)に記載の積層体。
- (33) 前記酸化A 1層の厚さが50~800Aであ る、ことを特徴とする(30)に記載の積層体。

- (34) 前記酸化A 1層の厚さが75~200Åである、ことを特徴とする(30)に記載の積層体。
- (35) 前記酸化A 1層及び前記A 1層の合計の厚さが50~800Åである、ことを特徴とする(31)又は(32)に記載の積層体。
- (36) 前記酸化A1層及び前記A1層の合計の厚さが70~200Åである、ことを特徴とする(31)又は(32)に記載の積層体。
- (37) 前記基板層はその(111)面を主面とする Si製である、ことを特徴とする(26)~(36)の いずれかに記載の積層体。
- 【0055】(38) 半導体層のc面上に金属層を形成し、該金属層を酸化し、該酸化された金属層の上にTi層を形成し、該Ti層の上にGaN系の半導体層を形成する、ことを特徴とするGaN系の半導体素子の製造方法。
- (39) 前記金属層の酸化は大気暴露により行われる、ことを特徴とする(38)に記載のGaN系の半導体素子の製造方法。
- (40) 前記金属層の酸化は酸素雰囲気下で行われる、ことを特徴とする(38)に記載のGaN系の半導体素子の製造方法。
- (41) 前記金属層はAI、Ag又はTiからなる、ことを特徴とする(38)~(40)のいずれかに記載の半導体素子の製造方法。
- (42) 前記金属層はAlからなる、ことを特徴とする(38)~(40)のいずれかに記載の半導体素子の製造方法。
- (43) 前記酸化されたA 1 層は300~600℃の 温度で熱処理される、ことを特徴とする(42)に記載 のGaN系の半導体素子の製造方法。
- (44) 前記熱処理温度は400~600℃である、ことを特徴とする(43)に記載のGaN系の半導体素子の製造方法。
- (45) 前記熱処理温度はほぼ500℃である、ことを特徴とする(43)に記載のGaN系の半導体素子の製造方法。
- (46) 前記A 1 層を酸化する前に該A 1 層を300 ~600°の温度で熱処理する、ことを特徴とする(4 2)に記載のGaN系の半導体素子の製造方法。
- (47) 前記金属層を酸化する前、酸化した後、若しくは酸化の前後に熱処理する、ことを特徴とする(38)~(41)のいずれかに記載の半導体素子の製造方法。
- 【0056】(48) 半導体層のc面上に金属層を形成し、該金属層を酸化し、該酸化された金属層の上にTi層を形成し、該Ti層の上にGaN系の半導体層を形成する、ことを特徴とする積層体の製造方法。
- (49) 前記金属層の酸化は大気暴露により行われる、ことを特徴とする(48)に記載の積層体の製造方

法。

- (50) 前記金属層の酸化は酸素雰囲気下で行われる、ことを特徴とする(48)に記載の積層体の製造方法。
- (51) 前記金属層はAI、AgXはTiからなる、ことを特徴とする(48)~(50)のいずれかに記載の積層体の製造方法。
- (52) 前記金属層はAlからなる、ことを特徴とする(48)~(50)のいずれかに記載の積層体の製造方法。
- (53) 前記酸化されたA1層は300~600℃の 温度で熱処理される、ことを特徴とする(52)に記載 の積層体の製造方法。
- (54) 前記熱処理温度は400~600℃である、ことを特徴とする(53)に記載の積層体の製造方法。
- (55) 前記熱処理温度はほぼ500℃である、ことを特徴とする(53)に記載の積層体の製造方法。
- (56) 前記A1層を酸化する前に該A1層を300~600°の温度で熱処理する、ことを特徴とする(52)に記載の積層体の製造方法。
- (57) 前記金属層を酸化する前、酸化した後、若しくは酸化の前後に熱処理する、ことを特徴とする(48)~(51)のいずれかに記載の積層体の製造方法。【0057】(58) 半導体層のc面上に金属層を形成し、該金属層を酸化し、該酸化された金属層の上にTi層を形成する、ことを特徴とする積層体の製造方法。(59) 前記金属層の酸化は大気暴露により行われ
- 法。 (60) 前記金属層の酸化は酸素雰囲気下で行われる、ことを特徴とする(58)に記載の積層体の製造方

る、ことを特徴とする(58)に記載の積層体の製造方

- 法。 (61) 前記金属層はAl、Ag又はTiからなる、 ことを特徴とする(58)~(60)のいずれかに記載 の積層体の製造方法。
- (62) 前記金属層はA1からなる、ことを特徴とする(58)~(60)のいずれかに記載の積層体の製造方法。
- (63) 前記酸化されたA1層は300~600℃の 温度で熱処理される、ことを特徴とする(62)に記載 の積層体の製造方法。
- (64) 前記熱処理温度は400~600℃である、ことを特徴とする(63)に記載の積層体の製造方法。
- (65) 前記熱処理温度はほぼ500℃である、ことを特徴とする(63)に記載の積層体の製造方法。
- (66) 前記A 1 層を酸化する前に該A 1 層を300 ~600°の温度で熱処理する、ことを特徴とする(6 2)に記載の積層体の製造方法。
- (67) 前記金属層を酸化する前、酸化した後、若しくは酸化の前後に熱処理する、ことを特徴とする(5

8)~(61)のいずれかに記載の積層体の製造方法。 【0058】(70) 請求項1~6及び(7)~(2 6)いずれかにおいて、前記Ti層の膜厚が、1000 ~15000Åである。

(71) 請求項1~6及び(7)~(26)のいずれかにおいて、前記Ti層の膜厚が、2000~10000Åである。

(72) 請求項 $1\sim6$ 及び(7) \sim (26)、(70)及び(71)のいずれかにおいて、前記GaN系の半導体層と前記Ti 層との間に、AlaInb Gala-a-b N(a=0、b=0、a=b=0を含む)からなるバッファ層が介在される。

(73) (72) において、前記バッファ層はAlaGalaN(a=0.85~0.95) である。

(74) (72) において、前記バッファ層は $A1_a$ Ga_{1-a} N (aはほぼ0.9) である。

【0059】(80) (28)~(37)のいずれかにおいて、前記Ti層の膜厚が、1000~15000 Åである。

(81) (28)~(37)のいずれかにおいて、前 記Ti層の膜厚が、2000~10000Åである。

【0060】(90) 請求項1~6及び(7)~(37)及び上記(70)~(81)のいずれかにおいて、前記Ti層は単結晶Tiもしくは単結晶に近いTiからなる。

【図面の簡単な説明】

【図1】図1は実験例1のTi層の ϕ (PHI)スキャンの結果を示すチャート図である。

【図2】図2は比較例1のTi 層の ϕ (PHI)スキャンの結果を示すチャート図である。

【図3】図3は実験例2のTi 層の ϕ (PHI) スキャンの結果を示すチャート図である。

【図4】図4は比較例2のTi 層の ϕ (PHI) スキャンの結果を示すチャート図である。

【図5】図5は実験例3のTi層の ϕ (PHI)スキャンの結果を示すチャート図である。

【図6】図6は実験例4のTi 層の ϕ (PHI)スキャンの結果を示すチャート図である。

【図7】図7は実験例5のTi層の ϕ (PHI)スキャンの結果を示すチャート図である。

【図8】図8はパラメータをA1の熱処理温度としてA

1層の厚さとTiピーク強度の関係を示したものである。

【図9】図9は実験例6のTi層のφ(PHI)スキャンの結果を示すチャート図である。

【図10】図10は実験例6のTi 層の $2\theta - \omega$ スキャンの結果を示すチャート図である。

【図11】図11はA1層の熱処理温度とTi層のピーク強度(平均値)との関係を示すグラフ図である。

【図12】図12は熱処理条件とA1の 2θ - ω スキャンのピーク強度との関係を示すグラフ図である。

【図13】図10は実験例6の酸化A1層(酸化A1/A1層)の2 θ - ω スキャンの結果を示すチャート図である。

【図14】図14はSiの(111)面にAlを蒸着させたとき(熱処理なし)のAl層の $2\theta-\omega$ スキャンの結果を示すチャート図である。

【図15】図15は実験例7の構成を示す。

【図16】図16は実験例7のGaN層の ϕ (PHI)スキャンの結果を示すチャート図である。

【図17】図17は実験例7のGaN層の $2\theta-\omega$ スキャンの結果を示すチャート図である。

【図18】図18は実験例8の構成を示す。

【図19】図19は実験例8のGaN層の ϕ (PHI) スキャンの結果を示すチャート図である。

【図20】図20は実験例9の構成を示す。

【図21】図21は実験例9のGaN層の ϕ (PHI) スキャンの結果を示すチャート図である。

【図22】図22はこの発明の第1の実施例の発光ダイオードの構成を示す断面図である。

【図23】図23はこの発明の第2の実施例の発光ダイオードの構成を示す断面図である。

【符号の説明】

10、20 発光ダイオード

1、11 Si基板層


2、12 AI層

3、13 酸化A1層


4、14 Ti層

5、15 バッファ層


6、16、17, 18、26、28 GaN系の半導体 層 [図1]




【図2】




【図3】




【図4】




【図5】




【図6】




[図7]





[図8]


















【図12】


800 付近A1ピーク (28ーの)強度の熱処理温度依存性 9 400 熱処理温度 (°C) 3 8 200 (UA) 敦龄 7-13 [A 8.3 % % 4.5 %


















【図16】




【図17】








【図21】



【図23】



フロントページの続き

(72)発明者 伊藤 潤 愛知県西春日井郡春日町大字落合字長畑1 番地 豊田合成株式会社内

(72) 発明者 千代 敏明 愛知県西春日井郡春日町大字落合字長畑1 番地 豊田合成株式会社内